Algo sobre el ADC

La Spartan 3 de xilinx incluye dos canales de captura con un pre-amplificador y un ADC cada uno.El circuito de captura analógico coge la tensión de las entradas VINA ó VINB y los representa con 14 bits de la forma:






Vista detallada del circuito de captura analógica:
La conversión se hace con un divisor de tensión cuya tensión de referencia es 1,65 V. La máxima variación de la tensión respecto a esta referencia es de ±1,25 V.
Los valores representables irán de -2^13 a 2^13-1, por ello se escala por 8192, y la ganancia dependerá de cómo esté programado el amplificador.








señales de la interfaz entre la FPGA y el CAD.:
• SPI_SCK es la señal de reloj. Sale de la FPGA hacia el CAD.
• AD_CONV : Cuando esta señal se pone a nivel uno, el CAD muestrea ambos canales analógicos. Los resultados de esta conversión no se aprecian hasta que se vuelve a activar esta señal (con una latencia de una muestra) . Esta señal también sale de la FPGA hacia el CAD.
• SPI_MISO: Muestra la representación digital de los valores analógicos de las muestras como dos valores de 14 bits en complemento a 2.

Se usa una interfaz de bus SPI para configurar los amplificadores.

La máxima tasa de muestreo es de 1.5 MHz,  la tensión de entrada va de 0 a 2.5 V, también convierte los datos a formato de 14 bits.