El ADC de la SPARTAN 3E (LTC1407A) muestrea a una frecuencia máxima de 1.47MHz por lo tanto y de acuerdo con el teorema de muetreo de Nyquist -Shannon la señal de entrada debe estar por debajo de los 750Khz. El bloque ADC lo componen además del LTC1407A, un LTC6912-1 que es un amplificador programable dual y ambos se controlan mediante protocolo SPI. Este Bloque ADC entrega una salida de 14 bits por muestra a un bloque de MEMORIA RAM FIFO cuyo tamaño se definirá conforme se avance en la implementacion. Luego del Bloque de Memoria los registros de 14 bits se entregan al bloque FFT que realiza una transformada rapida de fourier para entregar en sus salidas dos vectores, uno con la parte real de la transformada y otro vector con la parte imaginaria. Estos vectores seran almacenados en otro bloque de MEMORIA RAM para que posteriormente sean enviados al PC a través del Modulo de Control RS232.
El bloque de CONTROL PRINCIPAL consiste en una MAQUINA DE ESTADOS que se encarga de sincronizar y revisar constantemente las señales para asi decidir cuando y de que forma continúa el flujo de señales a través de la estructura definida.
En este Primer Diagrama Modular no se han definido varios elementos, primero el bloque de memoria que se utilizara para almacenar las muestras que vienen del bloque ADC. En segundo lugar no se ha mencionado el tamaño de la FFT que se utilizará y de la cual depende en gran medida la calidad del sistema de analisis de señales de poliscopio. Por último, en este diagrama modular no se toman en cuenta las operaciones necesarias para obtener la magnitud de la FFT que permitira graficar la curva voltaje-frecuencia que se quiere lograr. asi que se supone que estas operaciones se realizaran en el computador mediante el Software MATLAB para simplificar el sistema implementado sobre la FPGA.
No hay comentarios:
Publicar un comentario