Bloque ADC

El primer bloque del sistema es un conversor analógico a digital o ADC, pues se requiere que la señal de entrada se lleve a una representación discreta para poder realizar su tratamiento en la FPGA. Este ADC está incorporado en la placa de la FPGA y es un integrado de Linear Technology cuya referencia es LTC1407A, es un ADC de dos canales con preamplificador programable de ganancia variable de referencia LTC6912, cuenta con una resolución de 14 bits, con voltaje de referencia de 1.65 voltios por canal y una frecuencia de muestreo según el datasheet de hasta 1.5MHZ si se le incorpora un reloj de 100MHZ, por lo que, de acuerdo con el teorema de muestreo de Shanon-Nyquist, puede soportar señales de frecuencia de hasta 700KHZ.  Cada canal del ADC soporta entradas entre 0.4V y 2.5 voltios, motivo por el cual es necesario que en su entrada se adecue el voltaje de la señal mediante algún circuito sujetador o retenedor.  Las muestras digitales de la señal de entrada, de acuerdo a la conversión que realiza el ADC, corresponden a un valor entre -8192 y 8192 contenido en 14 bits en representación de complemento a dos, que se entregan de manera serial en una misma señal del ADC para ambos canales.