Bloque FIFO

Esta memoria consiste en un bloque de memoria de acceso secuencial con registros de 14 bits para almacenar cada una de las muestras del ADC. El número de registros, es decir la profundidad de la memoria, depende del tamaño de FFT que se quiera para el sistema. La característica más importante de esta memoria es que conserva el orden de las muestras que recibe, en el ciclo de escritura la primera muestra se almacena en el primer registro, la segunda en el segundo registro y así sucesivamente. En el ciclo de lectura pasa lo mismo, la primera muestra leída es la del primer registro, la segunda es la del segundo registro, etc. Con esto se consigue que lo primero que fue guardado en la memoria sea lo primero que sea leído, es decir, el comportamiento FIFO (First In, First Out). Este comportamiento por parte de la memoria es necesario para mantener el orden de las muestras de la señal y con esto la forma de la señal muestreada