Bloque de Conversión de Complemento a dos a Punto Flotante (C2-IEEE754).

Desde la señal entregada por parte del ADC, se tiene una representación en complemento a dos para cada muestra, así que para cada entrada de la FFT con N=512, la salida que se obtiene es un par de vectores de 24 bits cada uno en representación de complemento a dos. La conversión de complemento  a dos a representación en punto flotante se realiza debido a que, para obtener la magnitud de la FFT es necesario realizar una serie de operaciones sobre este par de muestras de salida y la representación en complemento a dos no es conveniente para este tipo de operaciones por varias razones, por ejemplo,  porque al elevar al cuadrado cada componente de la FFT, se está elevando al cuadrado un vector de longitud 24 bits, así que se requiere de un vector de 48 bits para almacenar el resultado de esta operación, lo cual es excesivo y dispendioso para el manejo, en cuanto a recursos físicos y en cuanto a lógica a implementar. Además, porque al continuar realizando operaciones con este número de bits se requiere el uso de muchos acumuladores y multiplicadores y una alta exigencia del algoritmo CORDIC (COordinate Rotation DIgital Computer-método de dígito por dígito), lo que resulta en un amplio uso de recursos de la FPGA disminuyendo y hasta anulando la capacidad de esta para realizar otras tareas mucho más importantes, como la FFT. Mientras que la representación en punto flotante siempre va a tener el mismo número de bits y permite realizar operaciones de una manera más cómoda ya que aprovecha las propiedades de los exponenciales, lo que ahorra recursos y hace un uso más eficiente de los multiplicadores y acumuladores.

El bloque de conversión de complemento a dos a punto flotante o estándar IEEE754 toma un vector de entrada en punto fijo con signo y lo transforma a un vector de punto flotante de precisión simple de 32 bits de longitud como especifica el estándar para este tipo de precisión. En una Entrada Posterior se abordara el IEE754.

En el Diseño del Prototipo del Sistema de Análisis de Señales Tipo Poliscopio de la figura 2.1 se muestran dos bloques de conversión de complemento a dos a punto flotante a la salida del bloque de la RAM que almacena los resultados del bloque FFT, esto es porque la FFT como ya se mencionó, entrega a la salida dos vectores, uno para la parte real y otro para la parte imaginaria, y es necesario realizar la conversión de ambas componentes.